NVIDIA naciska na partnerów. Oczekuje niemożliwego

Samsung, Micron oraz SK hynix mają twardy orzech do zgryzienia. Zieloni chcą najlepsze z najlepszych układów HBM dla swoich nowych systemów AI.NVIDIA naciska na swoich dostawców pamięci, aby przekroczyli oficjalne limity JEDEC dla standardu HBM4. Według danych TrendForce firma zwróciła się o przygotowanie stosów o przepustowości 10 Gb/s na pin dla platformy Vera Rubin, planowanej na 2026 rok. Posunięcie to ma na celu zwiększenie wydajności pojedynczego akceleratora w obliczu konkurencji ze strony nadchodzących układów AMD Instinct MI450.Takie żyłowanie może odbić się negatywnie na uzyskuPrzy 8 Gb/s per pin, czyli zgodnie ze specyfikacją JEDEC, pojedynczy stos HBM4 zapewnia niespełna 2 TB/s. Zwiększenie tego parametru do 10 Gb/s daje 2,56 TB/s na stos, a przy sześciu stosach jeden układ GPU osiąga 15 TB/s przepustowości. W zestawie Rubin CPX, zoptymalizowanym pod kątem obciążeń inferencyjnych, NVIDIA reklamuje aż 1,7 PB/s w ramach pełnego racka NVL144. Wyższe prędkości pinów zmniejszają konieczność rekompensowania wydajności w innych obszarach.Osiągnięcie 10 Gb/s dla HBM4 nie jest jednak pewne. Wyższe taktowanie oznacza większy pobór mocy, ciaśniejsze timingi i dodatkowe obciążenia dla układu. TrendForce zwraca uwagę, że NVIDIA może różnicować wersje Rubin w zależności od klasy pamięci - Rubin CPX mogłyby korzystać z szybszych układów, a standardowe wersje z wolniejszych.SK hynix, główny partner NVIDIA w obszarze HBM, ogłosiło zakończenie prac nad HBM4 i gotowość do masowej produkcji. Firma wspomina o możliwościach "powyżej 10 Gb/s", choć nie ujawnia szczegółowych danych dotyczących architektury, poboru mocy czy procesu technologicznego.Samsung stawia na agresywną migrację do litografii 4 nm FinFET, co ma umożliwić wyższe taktowanie i niższe zużycie energii, potencjalnie dając przewagę w segmencie premium. Z kolei Micron potwierdził próbkowanie pamięci HBM4 z 2048-bitowym interfejsem i przepustowością ponad 2 TB/s, ale nie wskazał czy 10 Gb/s jest w planach.